반도체 회로 회의 (isscc)의 주요 내용 살펴보기

우리는 최근 무어의 법칙이 느려지고 있다는 소식을 많이 들었습니다. 반도체 사업의 다른 부분에서는 진행이 진행되는 경우도 있습니다. 지난 주 ISSCC (International Solid-State Circuits Conference)에서 큰 칩 트렌드는 트랜지스터 밀도를 계속 높이고 전력 효율을 개선하기 위해 새로운 재료, 새로운 기술 및 새로운 아이디어를 배치하는 것으로 보였습니다. 물론, 그것은 실제로 뉴스가 아닙니다. 우리는 새로운 7nm 공정, 512Gb 3D NAND 칩 생성 및 다양한 새로운 프로세서에 대한 로직 칩 생산에 관한 논의에이 내용을 반영했습니다.

칩 설계자들은 TSMC의 위 슬라이드에서 볼 수 있듯이 트랜지스터의 새로운 구조와 재료를 고려하고 있습니다. EUV 및 직접 조립 (directed self-assembly)과 같은 리소그래피 기술 향상과 여러 다이를 함께 패키징하는 새로운 방법을 포함하여 트랜지스터를 제작하기위한 새로운 툴에 대한 토론도 많이있었습니다.

세부 사항을 파고 들기 전에 칩 산업이 얼마나 멀리 왔으며 일상 생활에서 칩이 얼마나 널리 퍼져 있는지는 놀랍습니다. 텍사스 인스트루먼트의 CTO 인 아마드 바하이 (Ahmad Bahai)는 2015 년 업계가 지구상의 모든 사람에게 평균 109 개의 칩을 판매했다고 발표했다. 그의 이야기는 시장이 아닌 단일 응용 프로그램 (첫 번째 PC, 휴대 전화)에 의해 지배되는 방식에 초점을 맞췄습니다. 업계는 이제 다양한 종류의 칩이 수많은 응용 프로그램에 들어가기 때문에 "모든 것을보다 스마트하게 만드는"것에 더 집중해야합니다.

그러나 업계는 큰 도전에 직면 해 있습니다. 최첨단 로직 제조 공장을 건설 할 수있는 회사의 수는 130nm 노드에서 22 개에서 현재 16 / 14nm 노드 (Intel, Samsung, TSMC 및 GlobalFoundries)에서 4 개 회사로 줄였습니다. 기술 개발에 수십억의 비용이 들었고, 새로운 공장의 경우 훨씬 더 많은 비용이 듭니다. 실제로 지난 주 인텔은 몇 년 전 애리조나에 지어진 팹 쉘에서 7nm를 개발하는 데 70 억 달러를 소비 할 것이라고 밝혔다.

그럼에도 불구하고 10nm 및 7nm 공정으로 이동하려는 다양한 회사의 계획에 대한 많은 발표가있었습니다.

TSMC는 10nm 공정을 출시했으며 첫 번째 칩은 곧 출시 될 Qualcomm Snapdragon 835라고 발표했다. TSMC는 실제로 7nm 공정이라고 부르는 것을 상용화하는 데 가장 먼 곳일 수 있으며, ISSCC에서는 기능적인 7nm SRAM 테스트 칩을 설명했습니다. 이것은 현재 표준 FinFET 트랜지스터 개념을 사용하지만 회로 더 작은 크기에서 안정적으로 작동하도록하는 기술. 특히 TSMC는 대부분의 경쟁사와 같은 EUV를 기다리지 않고 침지 리소그래피를 사용하여 첫 번째 버전의 7nm 칩을 생산할 것이라고 밝혔다.

각 주요 제조업체가 7nm라고 부르는 것은 매우 다양하므로 밀도 측면에서 TSMC 7nm 프로세스는 인텔의 향후 10nm 프로세스와 유사 할 수 있습니다.

삼성은 또한 7nm를 연구 중이며 EUV를 기다릴 계획임을 분명히했다. 이번 전시회에서 삼성은 EUV 리소그래피의 장점과이 기술을 사용한 진보에 대해 이야기했다.

3D 낸드

보다 흥미로운 발표 중 일부는 512Gb 3D NAND 플래시를 다루었으며 NAND 플래시 밀도가 얼마나 빠르게 증가하는지 보여줍니다.

SanDisk를 인수 한 Western Digital은 전시회 전에 발표 한 512Gb 3D NAND 플래시 장치에 대해 이야기했으며이 장치가 이러한 칩의 밀도를 계속 증가시키는 방법을 설명했습니다.

이 특정 칩은 64 개의 메모리 셀 레이어와 셀당 3 비트를 사용하여 132 평방 밀리미터 크기의 다이에서 512Gb에 도달합니다. 179 평방 밀리미터 다이에서 768Gb에 도달하기 위해 어레이 (CuA) 아래의 주변 회로와 다른 아키텍처를 사용하는 Micron / Intel 3D NAND 설계만큼 밀도가 높지는 않지만 앞으로 나아갈 수 있습니다. WD와 Toshiba는 안정성을 개선하고 읽기 시간을 20 % 단축하고 초당 55MB의 쓰기 처리 속도에 도달 할 수 있다고 밝혔다. 이것은 파일럿 생산 중이며 2017 년 하반기에 대량 생산 될 예정입니다.

삼성은 48 층 256Gb 디바이스를 선보인 지 1 년 만에 새로운 64 층 512Gb 3D NAND 칩을 선보였다. 이 회사는 2D NAND 플래시의 면적 밀도가 2011 년에서 2016 년까지 매년 26 % 성장했지만 3D NAND 플래시의 면적 밀도는 3 년 도입 한 이후 매년 50 % 증가 할 수 있음을 입증했습니다. 전에, 먼저, 현재 기준 그 시간 직전에 일어난 일.

셀당 3 비트 기술도 사용하는 삼성의 512Gb 칩은 128.5 평방 밀리미터의 다이 크기를 가지며 WD / Toshiba 디자인보다 약간 밀도가 높지만 Micron / Intel 디자인만큼 좋지는 않습니다. 삼성은 더 얇은 층을 사용하는 데 어려움이 있었으며이 얇은 층을 사용하여 생성 된 신뢰성과 전력 문제를 해결하기위한 새로운 기술을 어떻게 개발했는지 설명하는 데 많은 시간을 보냈습니다. 읽기 시간은 60 마이크로 초 (149MBps 순차 읽기)이고 쓰기 처리량은 51MBps입니다.

3 개의 큰 NAND 플래시 캠프가 모두 좋은 프로세스를 만들고 있다는 것이 분명합니다. 결과는 더 밀도가 높고 결국에는 메모리가 저렴해야합니다.

새로운 연결

요즘 가장 흥미로운 주제 중 하나는 내장 다중 멀티 인터커넥트 브리지 (EMIB)의 개념입니다. 주사위 실리콘 인터 포저 또는 실리콘 관통 비아가 필요하지 않기 때문에 저렴한 단일 칩 패키지로 제공됩니다. 이번 전시회에서 인텔은 14nm 1GHz FPGA를 설명 할 때이 기술에 대해 이야기했다.이 기술은 다른 기술 에서조차도 별도로 제조되는 6 개의 20nm 다이 트랜시버로 둘러싸인 560mm ² 의 다이 크기를 가질 것이다. (이것은 아마도 Stratix 10 SoC 일 것입니다.) 그러나 인텔이이 기술을 사용하여 7nm 및 10nm의 3 세대에서 Xeon 서버 칩을 만드는 방법을 설명함에 따라이 주가 더 흥미로워졌습니다.

ISSCC의 프로세서

ISSCC는 새로운 프로세서에 대한 여러 가지 발표를 보았지만 칩 발표보다는 실제로 칩을 가능한 한 잘 작동시키는 기술에 중점을 두었습니다. 많은 기대 칩에 대한 새로운 세부 사항을보고 싶었습니다.

AMD의 새로운 ZEN 아키텍처를 사용하는 새로운 Ryzen 칩이 곧 출시 될 것으로 기대하고 있으며 AMD는 Zen 코어 및 다양한 캐시의 디자인에 대해 훨씬 더 많은 기술적 세부 사항을 제공했습니다.

이 칩은 4 개의 코어, 2MB 레벨 2 캐시 및 8MB의 16 웨이 연관 레벨 3 캐시로 구성된 코어 컴플렉스로 ​​구성된 기본 설계를 기반으로하는 14nm FinFET 칩입니다. 이 회사는 8 코어의 기본 주파수는 16 실 버전은 3.4GHz 이상이며 칩은 이전 AMD 디자인보다 IPC (명령 당 명령 수)가 40 % 이상 향상되었습니다.

그 결과 AMD가 주장하는 새로운 핵심 이다 물론 인텔의 현재 14nm 디자인보다 더 효율적이지만 실제 성능을 확인하려면 최종 칩을 기다려야합니다.

앞에서 설명한 것처럼, 처음에는 Summit Ridge라는 데스크탑 칩에서 사용할 수 있으며 몇 주 내에 출시 될 예정입니다. Naples로 알려진 서버 버전은 2 분기에 출시 될 예정이며 주로 랩탑 용 그래픽이 통합 된 APU가 올해 말에 나올 예정입니다.

IBM은 핫 서버에서 데뷔하여 고급 서버용으로 설계된 Power9 칩에 대해 자세히 설명했으며 이제는 "인지 컴퓨팅에 최적화 된"것으로 설명했습니다. 이들은 스케일 아웃 (4 개의 동시 스레드를 처리 할 수있는 24 코어) 또는 스케일 업 (8 개의 동시 스레드를 처리 할 수있는 12 코어)의 버전으로 제공되는 14nm 칩입니다.이 칩은 CAPI (Coherent Accelerator Processor)를 지원합니다. 초당 16 기가비트 (Gbps)에서 PCIe Gen 4 링크를 사용하는 CAPI 2.0을 포함한 인터페이스) 및 최대 25Gbps에서 작동하도록 설계된 OpenCAPI 3.0. 또한 Nvidia의 GPU 가속기에 연결하기 위해 NVLink 2.0과 함께 작동합니다.

MediaTek은 향후 2.8GHz 10 코어 모바일 프로세서 인 Helio X30에 대해 개괄적으로 설명했다.이 회사는 10nm 공정 (아마도 TSMC)에서 생산 된 것으로 유명하다.

세 가지 코어 컴플렉스가 있기 때문에 흥미 롭습니다. 첫 번째 코어에는 2.8GHz로 실행되는 두 개의 ARM Cortex-A73 코어가 있으며, 이는 과중한 작업을 신속하게 처리하도록 설계되었습니다. 두 번째에는 가장 일반적인 작업을 위해 설계된 4 개의 2.5GHz A53 코어가 있습니다. 세 번째는 4 개의 2.0GHz A35 코어를 가지고 있는데, 이는 전화기가 유휴 상태이거나 매우 가벼운 작업에 사용됩니다. MediaTek은 저전력 A53 클러스터는 고전력 A73 클러스터보다 전력 효율이 40 % 더 높으며 초 저전력 A35 클러스터는 저전력 클러스터보다 전력 효율이 44 % 더 높다고 말합니다.

이번 전시회에는 머신 러닝을 위해 특별히 설계된 칩과 같은 주제에 관한 많은 학술 논문이있었습니다. GPU에서 8 비트 컴퓨팅을 처리하도록 설계된 패시브 병렬 프로세서, 뉴 로모 픽 칩 및 맞춤형 ASIC에 이르기까지 이러한 상황이 더욱 강조 될 것입니다. 초창기이지만 지금 주목을 받고있는 분야입니다.

더 나아가서 가장 큰 과제는 컴퓨팅과 전혀 다른 방식 인 양자 컴퓨팅으로 옮겨가는 것일 수 있습니다. 더 많은 투자가 이루어지고 있지만 여전히 주류 기술이 되기에는 아직 멀었습니다.

한편, 우리는 많은 멋진 새 칩을 기대할 수 있습니다.

Michael J. Miller는 민간 투자 회사 인 Ziff Brothers Investments의 최고 정보 책임자입니다. 1991 년부터 2005 년까지 PC Magazine 의 편집장을 지낸 Miller 는 PCMag.com 이 PC 관련 제품에 대한 자신의 생각을 공유 할 수 있도록 이 블로그를 작성 합니다. 이 블로그에는 투자 조언이 없습니다. 모든 의무가 거부됩니다. Miller는이 블로그에서 제품에 대해 논의 된 회사에 언제든지 투자 할 수있는 개인 투자 회사와 별도로 일하며 증권 거래는 공개되지 않습니다.