차례:
이번 달 초에 GlobalFoundries를 방문하게 된 이유 중 하나는 EUV 리소그래피 기계를보고 회사가 어떻게 그것을 사용할 계획인지에 대한 소식을 들었 기 때문입니다.
얼마 전, ASML이 그러한 EUV 머신을위한 많은 컴포넌트를 구축하는 코네티컷의 공장을 방문 할 기회가있었습니다. 이 거대한 툴은 마스크를 통해 극 자외선 (EUV) 광을 사용하여 칩의 매우 작은 기능을위한 라인을 묘사하며 세계에서 가장 복잡한 기계 중 하나입니다. 칩 제조 공정의 일부 층에서 193nm 파장의 빛을 사용하는 현재 표준 침지 리소그래피 기계를 대신하도록 설계되었습니다.
다시 말해서 EUV 머신은 엄청나게 복잡합니다. GlobalFoundries의 기술 연구 부사장 인 George Gomba가 설명했듯이, 이 공정은 빔 수송 및 초점 시스템을 통해 액적 발생기에서 생성 된 작은 주석 액적 (직경 약 20 미크론)에 발화되는 27 킬로와트 CO2 레이저로 시작됩니다. 플라즈마 용기에서. 첫 번째 펄스는 액 적을 평평하게하고 두 번째 펄스는 액 적을 기화시켜 레이저 생산 플라즈마 (LPP)를 만듭니다. 플라즈마에서 방출 된 EUV 광자는 13.5nm 파장의 빛을 반사하는 특수 거울에 의해 수집되고 방사선은 스캐너에 들어가서 마스크를 통해 실리콘 웨이퍼에 투사되는 중간 초점으로 전달됩니다. Albany Nanotech 시설에서 일하는 곰바는 2013 년부터 사전 생산 EUV 시스템에서 일하고 있으며 2019 년 하반기에는 GlobalFoundries에서 EUV가 본격적으로 양산 될 것으로 기대하고 있습니다.
이러한 도구는 매우 복잡하여 생산을 시작할 수 있도록 몇 개월의 작업이 필요합니다. 뉴욕 몰타에있는 회사의 Fab 8에서 설치된 두 개의 EUV 도구를 보았습니다. 하나는 거의 완성되었고 다른 하나는 공정 생산에 있으며 여전히 두 개를 더 수용 할 여지가 있습니다.
건물 자체에서 EUV 도구를 얻는 것은 복잡한 작업이었습니다. 주요 팹은 처음에 봉인되었습니다. 그런 다음 천장에 크레인을 설치하고 건물 측면으로 구멍을 뚫어 거대한 새로운 시스템을 내부로 옮겼습니다. 물론 공장의 다른 도구와 연결해야했습니다. 여기에는 프로세스에 사용되는 레이저를 생성하는 소스 도구와 클린 룸 자체에서 설정해야하는 하위 팹 모두에서 작동했습니다. 나머지 팹을 최고 속도로 유지하면서 모든 작업을 수행해야했습니다.
Fab 8의 SVP 및 총괄 책임자 인 Tom Caulfield는 이것을 "마라톤을하면서 심장 수술을하는 것"과 비교했습니다.
EUV 현황 및 해결해야 할 사항
GlobalFoundries에 대한 전세계 R & D의 CTO 및 SVP 인 Gary Patton은 올해 Fab 8에서 7nm가 위험 생산에 있으며 내년에는 EUV가 아닌 침지 리소그래피 및 쿼드 패터닝을 사용하여 전체 생산이 완료 될 것이라고 말했다. 다중 패턴 화에는 더 많은 단계가 필요하기 때문에 시간이 더 걸리고 각 단계에서 필요한 매우 정밀한 정렬로 인해 문제가 발생할 수 있지만 이러한 리소그래피 도구는 일반적이고 이해가 잘되고 오늘날 준비되어 있습니다. 계획은 나중에 새로운 EUV 툴을 사용하여 7nm 공정 버전을 제공 할 예정입니다.
Patton은 EUV는 "현재 준비가되어 있지 않다"고 소스 전력, 레지스트 재료 및 마스크, 특히 적절한 펠리클 (마스크 또는 레티클을 가로 지르는 박막)의 개발과 관련된 문제를 언급하면서 말했다.
현재 EUV 기계는 침수 리소그래피를위한 시간당 약 275 개의 웨이퍼와 비교하여 시간당 약 125 개의 웨이퍼를 생산할 수 있다고 설명하는 한 엔지니어와 같이 빠르지 않습니다. 프로세스가 멀티 패터닝을위한 패스 수를 줄이면 리소그래피 단계뿐만 아니라 에칭 및 준비 단계도 절약하기 때문에 실제로 시간을 절약 할 수 있습니다. Caulfield는 EUV가 준비되면 실제로 운영하는 데 비용이 덜들 것이라고 말했다.
곰바는이 아이디어는 단지 3 개 또는 4 개의 광학 리소그래피 층을 줄이는 것이 아니라 각각의 리소그래피 단계 사이에 웨이퍼 상에 에칭 및 다른 처리가 있기 때문에 다른 많은 단계도 감소시키는 것이라고 지적했다. 곰바는 목표는 사이클 시간을 최대 30 일 단축하는 것이라고 말했다.
크로스 오버 포인트는 아마도 쿼드 패터닝 일 수 있지만, 수율 (EUV 리소그래피 단계가 다중 침지 리소그래피 단계보다 변동성이 적어야하므로 개선되어야 함) 및 사이클 시간 개선에 크게 좌우됩니다. EUV는 또한 칩 설계자가 훨씬 덜 제한적인 조건에서 작동 할 수 있도록해야합니다.
그러나 그는 특히 펠리클과 관련하여 해결해야 할 문제가 남아 있다고 언급했다. 또 다른 엔지니어는 EUV에서 사용하는 13.5nm 방사선이 거의 모든 것에 흡수되므로 장비 내부는 진공 상태 여야한다고 설명했습니다. EUV를 사용하면 많은 전력이 레티클 (마스크)을 통과하지 않고 대신 가열됩니다. 펠리클은 마스크를 보호하는 데 도움이되지만 펠리클을 통과하는 빛의 양 (투과)과 펠리클의 수명을 개선하기위한 작업이 여전히 필요합니다. 이는 마스크의 수명과 전체 시스템의 가동 시간뿐만 아니라 처리량에도 영향을 미칩니다.
그 결과, 회사는 처음에 EUV와의 7nm 수축을 제공 할 것이며, 이는 접촉과 비아에 주로 사용될 것이라고 말했다. 이것만으로도 큰 설계 투자없이 밀도가 10-15 % 증가 할 수 있습니다. Patton은이 문제가 해결되면 EUV는 더 많은 계층에서 사용될 수 있고 사용될 것이라고 말했다. (투어 중이었던 ExtremeTech의 Joel Hruska는 여기에 더 자세한 내용을 담고 있습니다.)
Patton은 ASML이 EUV를 추진하는 데있어 "최고의 신용"을 얻어야한다고 지적했으며, 이것이 "놀랍게도 공학의 위업"이라고 말했다. 글로벌 파운드리가 EUV를 위해 최선을 다하고 있는지 물었을 때, Caulfield는 회사가 6 억 달러를 투자했다고 응답했다.
FDX와 미래의 칩 메이킹을위한 로드맵
칩 메이킹 분야에 대한 광범위한 논의에서 IBM의 칩 기술 분야에서 오랜 경력을 쌓은 Patton은 무어의 법칙이 끝날 때 개념이 어떻게 변하고 있는지 설명했다. 그는 칩 제조 초기에 실리콘 CMOS의 평면 스케일링에 관한 것이라고 언급했다. 그런 다음 2000-2010 년 사이에 초점은 새로운 재료로 바뀌 었습니다. 현재 3D 트랜지스터 (현재 대부분의 첨단 프로세스에 사용되는 FinFET)와 3D 스태킹에 중점을두고 있습니다.
2020 년까지 우리는 원자 크기의 한계에 도달 할 것이므로 트랜지스터를 설계하는 새로운 방법 (예: FinFET을 대체하는 나노 와이어), 새로운 종류의 기판 (예: 완전히 고갈 된 실리콘 온 인슐레이터 기술 GlobalFoundries가 개발 중); 또는 새로운 레벨의 시스템 레벨 통합 (예: 고급 패키징, 실리콘 포토닉스 및 내장 메모리).
Patton은 GlobalFoundries는 두 가지 로드맵을 가지고 있다고 말했다. 첫 번째는 현재 FinFET 기술을 기반으로하며 고성능 장치 용으로 설계되었습니다. GlobalFoundries는 현재 14nm 공정에서 12nm 공정으로 개정 한 후 올해 말에는 7nm 공정으로 전환하는 것을 의미합니다. Patton은 이것이 14 % 공정에 비해 디바이스 성능이 최대 40 % 향상되고 총 전력이 60 % 감소하는 GlobalFoundries를 통해 모바일 애플리케이션 프로세서 및 고성능 CPU 및 GPUS에 가장 적합해야한다고 말했다. 마찬가지로, 이는 이전 세대에 비해 다이 비용을 약 30 %에서 최대 45 %까지 줄여야합니다.
로드맵의이 부분에서 GlobalFoundries는 TSMC 또는 Samsung과 같은 경쟁 팹의 로드맵과 비교하여 비슷한 과정에 있습니다.
그러나 다른 애플리케이션의 경우이 회사는 완전히 고갈 된 실리콘 온 인슐레이터 기술 브랜드 인 FDX에 중점을두고 있습니다. 이것은 평면 기술이며 3D 트랜지스터를 사용하지 않는다는 것을 의미하며 Patton은 사물 인터넷 및 많은 자동차 용 프로세서뿐만 아니라 저급 및 중급 모바일 프로세서를위한보다 비용 효율적인 솔루션을 제공한다고 밝혔다. 신청. 이에 대한 일부 연구가 몰타에서 진행되고 있지만 FDX 프로세스는 대부분 독일 드레스덴에서 조직됩니다. 이 프로세스에 대한 현재 작업은 GlobalFoundries가 22nm FDX 노드라고하는 것입니다. 내년에는 12 나노 공정으로 전환 될 예정이다.
Caulfield는 "축소만으로는 충분하지 않으며"다음 노드로 가려면 GlobalFoundries가 더 많은 성능을 제공하고 고객에게 실질적인 가치를 제공해야한다고 지적했습니다. 그는 20nm를 건너 뛰고 다른 사람들이 7nm에 집중하기 위해 10nm라고 부르는 것을 건너 뛰었고이 노드는 14nm에 비해 30 ~ 45 %의 직접적인 비용 절감을 제공한다고 덧붙였다. 패터닝.
Caulfield는 회사 수익의 절반 이상이 28 및 40nm 노드와 같은 구형 프로세스 노드에 남아 있다고 언급했습니다. 이 회사의 싱가포르 공장은 40nm 이상 공정에 중점을두고 드레스덴은 22nm 이상에 제조합니다. 한편 몰타의 모든 것은 14nm 이상의 최신 공정에 중점을두고 있습니다.
Caulfield는 7nm에서 "빠른 추종자"가되기를 원하지만 FDX에서는 시장에서 "파괴적인"요소가되기를 원한다고 Caulfield 씨는 말했다.
Patton은 GlobalFoundries가 2015 년 7nm 테스트 칩을 선보였으며, 이는 IBM과 Albany NanoTech Complex와 함께 개발했다고 밝혔다. 5nm에서이 회사는 나노 시트 또는 게이트 올라운드 트랜지스터와 실리콘 인터 포저의 2.5D 및 3D 칩 패키징을 사용하여 다른 다이 및 하이브리드 메모리 큐브를 연결하는 모듈 내 통신에 중점을 두었다. 파트너와 함께 작년에 5nm 테스트 칩을 시연했습니다.
수년 동안 저는 칩 제조 산업이 얼마나 개선 할 수 있었는지에 깊은 인상을 받았습니다. 지금까지도 빠르게 발전한 다른 산업을 생각하기는 어렵습니다. ASML과 같은 도구 제조업체와 GlobalFoundries와 같은 팹의 작업은 정말 대단합니다. 더 빠른 칩과 더 조밀 한 디자인을 실현하는 데 직면 한 문제는 점점 더 어려워졌지만, 방문한 결과, 최첨단 프로세스의 복잡성과 우리가 지속적으로보고있는 진행 상황이 모두 떠 올랐습니다.
PCMag.com을 추천 하시겠습니까?
