7nm 프로세서로가는 길

차세대 칩을 제공하는 것이 점점 어려워지고 있지만 이번 주 국제 전자 장치 회의 (IEDM)에서 발표 한 내용에 따르면 칩 제조업체는 7nm 공정이라는 것을 만드는 데 실질적인 진전을 보이고 있습니다. 노드 수는 예전보다 덜 중요하지만 무어의 법칙은 느려질 수 있지만 현재 14nm 및 16nm 칩의 주요 개선 사항이 계속 적용됨에 따라 여전히 유효합니다. 특히 이번 주 회의에서 TSMC와 삼성, IBM, GlobalFoundries의 제휴사 인 대 파운드리 (타사를위한 칩을 만드는 회사)의 대표자들이 7nm 칩을 만드는 계획을 발표했다.

세계 최대 파운드리 인 TSMC (Taiwan Semiconductor Manufacturing Company)는 현재의 16nm 공정에 비해 0.43 배의 다이 사이징 스케일링을 가능하게하여 동일한 수의 트랜지스터로 훨씬 작은 다이를 가능하게하는 7nm 공정을 발표했습니다. 같은 크기의 다이에 더 많은 트랜지스터를 넣습니다. 가장 중요한 것은 회사가 이것이 35-40 %의 속도 이득 또는 65 %의 전력 감소를 제공한다고 말했다. (이 수치는 트랜지스터 자체에 적용됩니다. 완성 된 칩에서 많은 전력 또는 속도 향상을 보지 못할 것입니다.)

가장 인상적으로, 이 회사는 이미 완전한 기능을 갖춘 256Mbit SRAM 테스트 칩을 생산하고 있으며, 꽤 좋은 수율을 가지고 있다고 말했다. 칩에서 가장 작은 고밀도 SRAM의 셀 크기는 0.027 µm ² (제곱 마이크론)이므로 가장 작은 SRAM입니다. 이는 공정이 효과가 있음을 나타내며 TSMC는 7nm 칩을 가능한 빨리 시장에 출시하기 위해 고객과 협력하고 있다고 밝혔다. 파운드리는 내년 초에 칩이 출시 될 예정인 이번 분기에 10nm 생산을 시작할 것이다. 7nm 세대는 2018 년 초에 생산을 시작할 예정입니다.

한편, Albany Nanotechnology Center (IBM, GlobalFoundries 및 Samsung의 연구원으로 구성됨)는 아직 발표 된 프로세스 중 가장 좁은 피치 (트랜지스터의 서로 다른 요소 사이의 공간)가 있다고 주장하는 7nm 칩에 대한 제안에 대해 논의했습니다.

동맹국은 자사의 7nm 공정이 2 년 전 발표 한 10nm 공정에 비해 실질적인 개선을 제공 할뿐만 아니라 가장 작은 피치를 생산할 것이라고 밝혔다. 이들은 내년 초에 칩을 널리 이용할 수 있도록 삼성에서 생산을 늘리고있다. (GlobalFoundries는 10nm를 건너 뛰고 7nm로 직접 갈 것이라고 밝혔다.) 또한이 새로운 프로세스는 35 ~ 40 %의 성능 향상을 가능하게한다.

동맹의 프로세스에는 TSMC 및 이전 노드와 많은 차이가 있습니다. 특히 TSMC는 다중 패터닝에도 불구하고 세대에 사용 된 193nm 침지 리소그래피 도구를 사용하는 반면, 칩의 여러 중요 수준에서는 극 자외선 리소그래피 (EUV)에 의존합니다. (멀티 패터닝이란 동일한 레이어에서 툴을 여러 번 사용하여 시간을 추가하고 결함을 증가시키는 것을 의미합니다. 그룹은이 디자인에서 기존 리소그래피를 사용하려면 칩의 일부 중요 레이어에 대해 최대 4 개의 개별 리소그래피 노출이 필요하다고 제안했습니다.) 결과적으로 EUV 툴은 그때까지 필요한 처리량과 신뢰성을 갖지 못할 가능성이 높기 때문에 2018-2019 년까지는 이러한 칩이 가장 빨리 생산되지 않을 것입니다.

또한 실리콘 내에서 새로운 고 이동도 재료와 변형 기술을 사용하여 성능을 향상시킵니다.

TSMC 및 제휴 설계 모두에서 트랜지스터의 기본 기본 셀 구조는 변경되지 않았습니다. 그들은 여전히 ​​FinFET 트랜지스터와 high-K / metal 게이트를 사용하는데, 이는 마지막 프로세스 노드의 가장 큰 특징입니다.

지연으로 인해 인텔은 최근 Kaby Lake라고하는 14 세대 14 세대 칩을 출시했으며, 내년 말에 캐논 레이크 (Cannonlake)라고하는 10nm 저전력 모바일 디자인과 함께 14nm 칩을 추가로 출시 할 계획입니다. Coffee Lake로 알려진 데스크탑 디자인. 인텔은 10nm 공정에 대한 많은 세부 사항을 아직 공개하지 않았지만 역사적으로 달성 할 수 있었던 것보다 더 나은 트랜지스터 스케일링을 기대하고 기존의 리소그래피를 사용할 것입니다.

한 가지 주목할 점:이 모든 경우에 7nm와 같은 노드 번호는 더 이상 칩의 물리적 특징과 실제 관계가 없습니다. 실제로 대부분의 관찰자들은 TSMC의 현재 16nm 노드와 삼성의 현재 14nm 노드가 2011 년 대량 생산을 시작한 인텔의 22nm 노드보다 조금 더 밀도가 높으며 2015 년 초에 대량 공급을 시작한 인텔의 14nm 노드보다 밀도가 낮다고 생각합니다. 대부분의 예측에 따르면 TSMC와 삼성이 논의 할 10nm 노드는 인텔의 14nm 제품보다 약간 나을 것이며 인텔은 자체 10nm 노드를 통해 주도권을 되 찾을 가능성이 높습니다.

물론, 우리는 이러한 프로세스가 얼마나 잘 작동하는지, 실제 칩이 배송되기 시작할 때까지 어떤 성능과 비용을 얻을 수 있는지 실제로 알지 못합니다. 칩 제조업체들에게는 2017 년과 매우 흥미로운 해를 넘어 설 것입니다.

PCMag.com을 추천 하시겠습니까?