비디오: Корпус камеры Galaxy S21 похож на терминатора (십월 2024)
무어의 법칙이 돌아 왔습니다. 아니면, 그것은 실제로 끝나지 않았고, 약간의 휴가를 보냈습니다.
칩당 트랜지스터 수가 2 년마다 두 배씩 늘어날 것이라는 무어의 법칙에 대한 우려가 있었다. 인텔의 14nm 공정으로의 전환이 예상보다 오래 걸리고보다 일반적인 칩 제조 파운드리가 다음 프로세스를 제공 할 때 일반적으로 그러나 지난 주 인텔 브로드 웰 발표에서 얻은 큰 취향과 최신 스마트 폰에 20nm 애플리케이션 프로세서를 선적했다는 삼성의 저평가는 약간의 지연에도 불구하고 칩 스케일링이 계속되는 것으로 보인다.
브로드 웰 발표는 조금 늦었다. 원래 인텔은 2013 년 말까지 칩을 출하 할 계획이며 현재까지 14nm 노트북 제품을 판매 할 계획이었습니다. 그러나 인텔은 지난주 14 나노 미터에서 많은 진전을 보였으며 많은 사양이 예상보다 나아 졌다는 사실을 보여줬다.
6 월 Computex 쇼에서 발표 된 바와 같이, 인텔의 첫 14nm 칩은 Broadwell-Y이며, Y는 칩의 최저 전력 버전을 대표하며 Core M이라는 이름으로 판매되었습니다.이 칩은 지난 주 초점이었습니다. 칩과 인텔의 14nm 공정에 대한 많은 사양을 발표 한이 발표는 회사가 자사의 "Tri-gate"트랜지스터 (다른 사람들이 FinFET)를 호출하는 2 세대를 포함한다.
이 칩의 실질적인 결과는 두께가 9mm 미만인 팬리스 태블릿 및 랩탑을 가능하게하여 코어없는 디자인을 팬리스 시스템에 제공한다는 것입니다. 인텔의 플랫폼 엔지니어링 부사장 인 라니 보 카르 (Rani Borkar)에 따르면 인텔은 2010 년에서 2014 년 사이에 CPU 코어 성능을 두 배로 늘리고 그래픽 성능을 7 배로 향상 시켰으며 전력 요구량을 4 배로 줄임으로써 배터리 크기는 절반이지만 배터리는 두 배로 늘렸다 생명.
Intel Senior Fellow Mark Bohr는 많은 기술적 세부 사항을 제시하면서 위 슬라이드에서 볼 수 있듯이 트랜지스터가 거의 모든 치수로 어떻게 확장되었는지 보여주었습니다. 일부 측정은 무어의 법칙 (Moore 's Law) 클립에서 이루어졌으며, 일부는 더 좋았고, 일부는 조금 더 나빴지 만, 조합은 매우 강해 보입니다. (프로세스 노드 지정은 원래 가장 작은 피쳐의 크기였으며, 게이트 피치가 0.7로 줄어드는 경우 트랜지스터가 절반으로 줄어 듭니다.) 흥미롭게도, 트랜지스터 핀의 높이는 새로운 공정에서 더 커지고 (현재 34 nm와 비교하여 42 nm) 핀이 더 크고 얇아져 성능이 향상되고 누출이 줄어 듭니다.
전반적으로 보어는 CPU의 SRAM 메모리 셀 (칩 설계에 사용되는 표준 셀 중 하나)의 크기가 크기가 54 % 감소한.108 um 2 에서.0588 um 2 로 줄어들 것이라고 말했다. 칩의 로직 영역에서 스케일링은 세대당 0.53 배로 계속 향상되고 있다고 그는 말했다. (이것은 칩 스케일링 문제를 고려할 때 특히 인상적입니다. 특히 Extreme Ultraviolet 또는 EUV 리소그래피가 여전히 몇 년 떨어져 있기 때문에 프로세스가 침지 리소그래피를 사용하기 때문에 매우 인상적입니다.) 결과적으로 인텔은 "진정한 14nm"를 제공한다고 말했다 다른 파운드리가 14nm 또는 16nm라고 부르는 것보다 밀도가 높고 빠릅니다.
보어 부사장은 각 세대가 지속적으로 성능, 유효 전력 및 와트 당 성능 개선을 제공하고 있다고 말했다. 실제로 보어는 인텔이 새로운 세대마다 1.6 배의 속도로 와트 당 성능을 향상 시켰지만 Broadwell-Y는 2 세대 3 게이트로 인해 현재 세대에 비해 와트 당 2 배 이상의 성능을 제공 할 것이라고 밝혔다. 트랜지스터, 보다 적극적인 물리적 스케일링, 프로세스와 엔지니어링 팀 간의 긴밀한 협업 및 마이크로 아키텍처 향상.
많은 분석가들이 Moore의 법칙에 대해 가지고있는 큰 의문 중 하나는 새로운 프로세스 노드가 같은 공간에 더 많은 트랜지스터를 넣을 수 있지만 트랜지스터 제작 비용은 계속 줄어들지 않을 것이라는 믿음입니다. 부분적으로 20nm 이하에서는 많은 공정 단계에서 침지 리소그래피를 사용한 "이중 패터닝"이 필요합니다. 그러나 Bohr은 트랜지스터 당 비용이 계속 감소하고 있음을 보여주는 슬라이드를 보여 주면서 일부 새로운 기술이이 노드에서 평소보다 더 많은 비용을 절감하는 데 도움이되었다고 말합니다. "인텔의 경우이 14nm 공정 기술을 사용하여 조금 더 빠른 속도로 트랜지스터 당 비용이 계속 내려 가고있다"고 그는 말했다.
14 나노 수율은 22 나노 수율보다 낮았지만 (지연에 영향을 미침), 보어는 올해 수율이 현재 "건강한 범위 내"에 있고 개선되고 있으며 14 나노 제품은 올해 오레곤과 애리조나에서, 내년에는 아일랜드에서 제조되고 있다고 밝혔다..
인텔은 브로드 웰 Y의 경우 프로세스 기술과 디자인의 결합으로 기존 스케일링보다 두 배나 많은 전력을 절약 할 수 있다고 말했다. 일부 변경 사항에는 저전압 성능을위한 칩 최적화가 포함됩니다. 전체적으로 패키지 (다이 및 주변 보드 포함)는 Haswell U / Y (저전력) 부품보다 보드 면적이 약 25 % 더 작아야하며 모든 크기가 줄어 듭니다.
플랫폼 엔지니어링 그룹의 인텔 연구원 인 스테판 요르단 (Stephan Jourdan)은 CPU 코어 자체가 사이클 당 단일 스레드 명령에서 약 5 % 개선을 제공하는 반면 칩은보다 중요한 그래픽 및 미디어 처리 개선 (예: 20 % 더 많은 컴퓨팅)을 제공한다고 밝혔다. 비디오 품질의 최대 두 배). 또한 4K 해상도와 최신 DirectX 및 Open CL 소프트웨어 드라이버를 지원하여 인텔의 통합 그래픽이 지금까지 겪었던 문제를 해결합니다.
14nm Broadwell Y 칩을 사용하는 코어 M 시스템은 연말 연시에 출시 될 예정이며, Broadwell 제품군의 다른 구성원은 2015 년 상반기에 출시 될 예정입니다. 자세한 내용은 다음 달 인텔 개발자 포럼에서 제공 될 것입니다.
다른 큰 칩 뉴스는 갤럭시 알파에 관한 이야기에 다소 묻혀있었습니다. 삼성은 많은 휴대 전화 모델이 20nm High-k / metal-gate 공정에서 생산 된 자사의 새로운 Exynos 5 Octa (Exynos 5430) SoC (System on Chip)를 사용할 것이라고 말했다. 이 칩은 Exynos 5 Octa의 초기 28nm 버전에서 완전히 새로운 CPU 기능을 갖지 않지만 최대 1.8GHz에서 실행되는 32 비트 ARM Cortex-A15 칩 4 개와 최대 1.3GHz에서 실행되는 Cortex-A7 칩 4 개 작지만 큰 구성에서는 20nm 공정을 사용한 최초의 ARM 칩 출하로 유명하며, 삼성은 전력 소비를 25 % 낮출 수 있다고 주장했다. 또한 현재 최대 2, 560 x 1, 600 픽셀 디스플레이를 지원하며 기본 H.265 디코딩을 지원합니다. (참고: 미국 버전의 전화기는 Qualcomm의 LTE 기술을 주로 지원하는 미국 사업자와 함께 Qualcomm Snapdragon 801을 대신 사용합니다.)
다시 말하지만, 20nm 응용 프로세서는 인텔의 22nm 공정을 제외하고 처음으로 출시 된 것으로 보입니다. 이러한 칩은 이전에 예상되었지만 Qualcomm에는 20nm 모뎀이 있지만 20nm Snapdragon 810 응용 프로그램 프로세서는 2015 년 상반기까지는 예상되지 않습니다. 한편, Apple이 20nm A8 프로세서를 발표하고 출하 할 것이라는 소문이 있습니다. 다가오는 아이폰 6.
