비디오: La Voz De WNY (십월 2024)
어제 IBM 보도 자료에 관심이 있었는데, 이는 트랜지스터가 작동하는 최초의 7nm 테스트 칩을 생산 한 동맹을 드러냈다.
트랜지스터 밀도 축소가 해당 노드로 계속 이어질 수 있음을 입증하는 것이 좋은 단계이지만, IBM 그룹이이 새로운 노드에 도달하려는 유일한 그룹과는 거리가 멀고 현재와 현재 사이에 많은 단계가 있다는 점에 유의해야합니다. 실제 생산.
이 발표는 칩이 IBM Research, GlobalFoundries 및 Samsung을 포함한 제휴에 의해 SUNY Polytechnic Institute의 나노 규모 과학 및 공학 대학 (SUNY Poly CNSE)에서 생산되었다고 발표했습니다. 이들 그룹은 한동안 협력 해 왔으며, 한 시점에 IBM은 "일반 플랫폼"을 사용하여 Samsung 및 GlobalFoundries와 함께 칩을 만들었습니다. 이 플랫폼은 더 이상 존재하지 않지만 그룹은 여전히 협력하고 있습니다. IBM은 최근 칩 제조 시설과 많은 칩 특허를 AlbaFound 북쪽의 대형 칩 공장을 보유한 GlobalFoundries에 판매했으며 GlobalFoundries는 삼성의 14nm 공정 기술에 라이센스를 부여했습니다. 해당 노드에서 칩을 만듭니다.
더 작은 트랜지스터가 중요합니다. 트랜지스터가 작을수록 더 많은 트랜지스터가 칩에 맞을 수 있으며 더 많은 트랜지스터가 더 강력한 칩을 의미합니다. IBM은이 새로운 기술이 200 억 개 이상의 트랜지스터를 가진 칩을 허용 할 수 있다고 믿으며 이는 기존 기술보다 큰 발전 일 것입니다. 오늘날 가장 진보 된 칩은 14 나노 기술을 사용하여 제조되었으며 현재까지 인텔과 삼성 만이 출하했지만 TSMC는 올해 말 16 나노 칩 양산을 시작할 예정이다. 7nm 발전은 중요한 진전 일 것입니다.
실제 기술에는 극 자외선 (EUV) 리소그래피를 사용하여 제조 된 SiGe (실리콘 게르마늄) 채널로 생성 된 트랜지스터가 여러 수준으로 사용되었습니다. IBM은이 두 가지가 업계 최초라고 말했으며, 이 두 가지 기술을 모두 사용하여 칩을 작동시키는 최초의 공식 발표입니다.
그러나 다른 그룹에서도 이와 동일한 기술을 사용하고 있습니다. 모든 칩 제조업체는 주로 ASML의 칩 제조 장비를 사용하여 EUV 기술을 평가하고 있습니다. 인텔, 삼성, TSMC는 모두 EUV 기술 개발을 돕기 위해 ASML에 투자했으며, 최근 ASML은 미국 같은 한 고객이 15 개의 툴을 구매하기로 동의했다고 말했다.
SiGe 채널을 사용하는 것이 더 중요한 발전 일 수 있습니다. 수많은 회사들이 더 빠른 트랜지스터 스위칭과 더 낮은 전력 요구를 허용 할 수있는 실리콘 이외의 재료 유형을 고려해 왔습니다. 예를 들어 Applied Materials는 10nm 또는 7nm에서 SiGe를 사용하는 것에 대해 이야기했습니다.
실제로 IBM과 Intel을 포함한 많은 회사들은 SiGe를 넘어 전자 이동성이 더 높은 InGaAs (Indium Gallium arsenide)와 같은 III-V 화합물로 알려진 물질로 이동하는 것에 대해 이야기합니다. IBM은 최근 실리콘 웨이퍼에 InGaAS를 사용하는 기술을 시연했습니다.
어제의 발표는 관련 기술로 인해 실험실 관점에서 흥미롭지 만 실험실 혁신과 비용 효율적인 대량 생산 사이에는 항상 상당한 차이가 있습니다. 7nm 칩보다 10nm 칩의 대량 생산은 아직 성공하지 못했다.
한 가지 큰 관심사는 새로운 기술로 전환하는 데 드는 높은 비용이었습니다. 인텔, 삼성 및 TSMC는 더 작은 노드로 이동할 수 있었지만, 그러한 노드에서 칩 디자인을 만드는 비용은 부분적으로 디자인의 복잡성으로 인해 더 비싸고, 일부는 더블과 같은 기술을 사용할 때 더 많은 단계가 필요하기 때문에 더 비쌉니다. 패턴 (patterning) -EUV가 완화 할 수는 있지만 제거하지는 못할 것입니다. IBM의 발표에 따르면 7nm 공정은 "오늘날 가장 진보 된 기술에 비해 50 %에 가까운 면적 스케일링 개선을 달성했다"고 IBM은 발표했다. 훌륭하지만, 전통적인 무어의 법칙 스케일링은 매 세대마다 50 %의 향상을 제공하며 7nm는 2 세대 떨어져 있습니다.
일반적인 무어의 법칙에 따르면 내년 말까지 10nm 제조가 시작될 것으로 예상되지만 (2014 년 말에 첫 14nm 칩이 제조를 시작했기 때문에) 14nm 로직으로의 전환이 모든 공정에서 예상보다 오래 걸렸습니다. 칩 제조업체. DRAM 제조업체가 분자 한계에 근접함에 따라 DRAM 제조업체는 50 % 미만의 스케일링을 보이는 새로운 세대를 창출하고 있으며 NAND 제조업체는 대부분 평면 스케일링에서 벗어나 대신 더 큰 형상에서 3D NAND에 집중하고 있습니다. 따라서 세대 간의 시간이 길어 지거나 스케일링이 덜 극적인 것을 보는 것은 놀라운 일이 아닙니다. 한편, 인텔 경영진은 각 웨이퍼 제조 비용이 계속해서 새로운 기술에 대한 비용을 증가시키는 반면, 차세대의 전통적인 스케일링 기술을 계속해서 얻을 것으로 예상하여 트랜지스터 당 비용이 계속 감소 할 것이라고 말했다. 확장 성을 계속 유지하기에 충분한 속도. (인텔은 EUV를 선호하지만 EUV 없이도 7nm를 만들 수 있다고 믿고있다.)
7nm 칩에 대한 IBM, SUNY Poly 및 파트너의 작업은 10 년 말까지 대량 생산을 위해 이러한 칩을 준비하는 데 중요한 단계 인 것 같습니다. 우리는 여전히 비용 효율적인 대량 생산에서 먼 길을 걷고 있지만이 발표는 무어의 법칙이 둔화 되더라도 적어도 두 세대 이상 지속될 것이라는 분명한 신호입니다.
