인텔은 무어의 법칙에 대해 이야기하고 10nm 및 7nm 생산 계획

인텔 CEO 브라이언 크 르자 니크 (Brian Krzanich)는 어제 투자자의 날에 "무어의 법칙은 살아있다"며 14 나노 칩 제조에 대한 인텔의 발전과 10 나노 및 7 나노 칩 계획에 관한 발표를 포함했다.

Krzanich는 인텔이 2 년 반 간격으로 14 나노와 10 나노를 도입 할 계획이라고 지적하면서 시작했다. 인텔은 32nm 이후의 변화를 살펴본 후 극 자외선 제조 (EUV) 장비가 부족하고 관련 재료가 복잡하기 때문에 신중하다고 생각했습니다. 무어의 법칙 50 년 동안 노드 전환 사이의 시간은 변동되었지만, 크 르자 니크는 인텔의 목표는 항상 2 년으로 다시 되돌려 놓는 것입니다.

기술 및 제조 그룹의 부사장 겸 총괄 책임자 인 빌 홀트 (Bill Holt)는 기술 전환에 대해 훨씬 자세하게 설명했습니다. 그는 14nm 공정은 물론 인텔 최고였던 22nm 공정뿐만 아니라 인텔이 원했던 것보다 오래 걸린다고해도 그 수율을 곧 맞추는 경향이 있다고 말했다.

홀트는 웨이퍼 당 비용이 평소보다 빠르게 상승한다고 인텔의 응답이 트랜지스터 스케일링을 가속화하는 것이라고 설명했다. 결과적으로 14nm는 트랜지스터 당 비용이 예상보다 약간 뛰어나며 인텔은 10nm에서 더 나은 결과를 기대한다고 말했다. 더 중요한 것은, 그가 보여준 차트에 7nm에 대한 자리를 추가하여 다양한 가능성을 추가했지만 트랜지스터 당 비용을 거의 같은 속도로 개선하는 기본 추세를 계속하고 있습니다.

홀트는 나중에 인텔이 10nm에서 침지 리소그래피를 계속 사용할 것이라고 확인했으며 회사는 EUV를 7nm로 찾고 있지만 아직 약속을하지 않았다고 말했다.

홀트는 무어의 법칙 뒤에있는 일부 경제학에 대해 다음 프로세스 노드를 만드는 데 드는 비용이 역사적으로 세대당 약 10 % 증가했지만 지금은 약 30 % 증가한다고 설명했습니다. 그러나 그는 새로운 프로세스는 기존 프로세스를 고수하는 것보다 훨씬 더 나은 투자이며, 새로운 노드를 개발하는 비용이 엄청나게 증가하더라도 마찬가지라고 말했다.

홀트는 인텔의 14nm 공정을 경쟁사와 비교 한 결과 삼성과 TSMC는 새로운 버전의 애플 A9 프로세서를보고 있으며 인텔의 공정은 일반적으로 여전히 전체 밀도보다 앞서 있으며 인텔과 경쟁 업체의 최근 발표를 기반으로 10nm에서도 계속 될 것이라고 주장했다.. 그는 트랜지스터 밀도가 트랜지스터의 기능에 따라 다르다는 점을 지적했다. 예를 들어 SRAM이 로직 셀보다 더 밀집되어 있지만 인텔이 계속해서 앞서고 있음을 보여주는 슬라이드를 보여 주었다.

홀트는 미래에 많은 기술이 고려되고 있다고 말했다. 무어의 법칙을 발전시키는 데 어려움이 있음에도 불구하고 그는 매우 낙관적이었다. 그는 상당한 혁신이 필요하다는 것을 인정했으며 앞으로 10 년 정도 나타날 수있는 모든 종류의 기술을 담은 슬라이드를 보여주었습니다. 그는 실제로 어떤 것을 사용할 것인지에 대해 "내가 아는지 말하지는 않지만 실제로는 모른다"고 말했다. 그는 3D 칩 스태킹을 구별하여 비용을 줄이지 않았으므로 무어의 법칙과 3D NAND에서 사용되는 것과 같이 한 번에 여러 트랜지스터를 만드는 데 사용되는 3D의 종류를 발전시키지 않습니다. 그는 전반적으로 "미래는 실제로 매우 견고하다"고 말했다.

앤디 브라이언트 (Andy Bryant) 인텔 회장은 "무어의 법칙은 인텔의 과거를 형성했으며 솔직히 인텔의 미래를 형성 할 것"이라고 말했다. "무어의 법칙은 여전히 ​​인텔의 근본적인 차별화 요소이며 앞으로도 계속 될 것입니다."

자세한 내용은 무어의 법이 역사를 어떻게 바꾸 었는지 (및 스마트 폰)를 참조하십시오.