50 세의 무어의 법칙 : 변화 속도 정의

이 논문에서 무어는 1975 년까지 "최소 비용으로 집적 회로 당 구성 요소의 수는 65, 000이 될 것"이라고 예상했다. 이는 크게 증가했지만 엔지니어가 실제로 달성 한 것과 매우 근접한 것으로 밝혀졌다.

원래 기사 당시 무어는 페어차일드 반도체 (Fairchild Semiconductor)에서 R & D를 운영하면서 공동 설립자 중 한 명이었다. 그와 Robert Noyce는 1968 년 페어차일드를 떠나 인텔을 설립했으며, 회사는 트랜지스터 밀도의 배가를 꾸준히 지속하겠다는 약속으로 거의 정의되었습니다.

"무어의 법칙 (Moore 's Law)"이라는 문구는 기사가 나온 지 약 10 년 후에 칼 테크 교수 인 Carver Mead에 의해 만들어졌으며, 무어 자신이 수년간 그 용어를 거부 했음에도 불구하고 멈췄다.

1975 년 무어는 2 년마다 두 배로 자신의 예측을 업데이트했으며, 대부분의 개입 년 동안 우리는 칩 제조업체가 그 예상에 부딪히는 것을 보았습니다. 수년 동안 인텔은 "틱톡"케이던스를 사용하여 2 년 주기로 새로운 프로세서 노드를 출시했으며, 최신 14nm 및 16nm 노드는 약간 뒤쳐졌지만이 개념은 계속해서 칩 산업을 주도하고 있습니다. 그중에는 인텔, 글로벌 파운드리, 삼성 및 TSMC와 같은 다른 회사의 칩을 만드는 반도체 파운드리 및 다양한 메모리 제조업체 (NAND 플래시 제조업체가 최근 더 조밀 한 평면 칩을 얻기 위해 3D NAND로 이동하려고 시도했지만) 작은 조각).

무어의 법칙은 물리 법칙이 아니라 산업이 얼마나 빨리 움직일 지에 대한 예측 일뿐입니다. 그리고 점점 더 복잡하고 새롭고 복잡한 칩을 연구, 설계 및 제조하는 데 수십억 달러를 소비하면서 업계가 달성하려는 목표.

무어의 법칙은 얼마 동안 지속됩니까? 아무도 모른다. 인텔의 현재 CEO 인 브라이언 크 르자 니크 (Brian Krzanich)는 "가급적 오래가는 것이 우리의 임무"라고 말했다. 그 과정에서 칩 제조업체는 새로운 재료와 구조 (예: high-k / metal gate 및 변형 실리콘)와 FinFET와 같은 새로운 구조를 개발하거나 인텔이 Tri-Gate 기술이라고 부릅니다. 이 시점에서 14nm 및 16nm 로직 제조는 모두 멀티 패터닝 광학 리소그래피와 함께 이러한 툴을 사용합니다. 요컨대, 더 어렵고 비용이 많이 들지만 무어의 법칙은 계속됩니다.

최근 인텔과 삼성 및 TSMC와 같은 회사는 10nm 제조에 투자하기 시작했으며 2017 년에 첫 번째 10nm 제품을 보게 될 것입니다. 인텔은 7nm 제조가 일어날뿐 아니라 트랜지스터 당 비용이 계속 하락할 것이라고 믿고 있으며, 필자가 이야기 한 대부분의 칩 사람들은 5nm 제조가 따라갈 것이라고 확신하지만 그 정도는 불분명하다. 이 새로운 노드는 비용이 들거나 2 년의 케이던스가 여전히 가능하거나 효율적인지 여부입니다. 앞으로 몇 년 동안 실리콘 게르마늄과 같은 새로운 물질이나 III-V 화합물을 사용해야 할 것입니다. 만능 게이트 또는 나노 와이어 기술과 같은 새로운 구조; 및 극 자외 (EUV) 툴과 같은 새로운 리소그래피 툴.

무어는 최근 인터뷰에서 "1965 년에 1975 년에 관측치를 업데이트했을 때이 추세가 언제 끝날지 예측하지 못했습니다. 놀랐을 것이기 때문에 좋은 일입니다. 업계는 칩의 복잡성을 지속적으로 증가시키는 데있어 엄청나게 독창적이며, 믿기 어렵습니다. (적어도 믿기 어렵습니다.) 이제 우리는 10, 수백 또는 수천이 아닌 칩에서 수십억 개의 트랜지스터로 이야기합니다.

"이 기술은 1965 년이나 1975 년에 생각했던 것보다 훨씬 더 개방적인 기술입니다. 그리고 그것이 언제 끝날지 아직 분명하지 않습니다."

무어의 법칙은 지난 50 년 동안 기술 산업을 발전시켜 그 기간 동안 PC에서 스마트 폰, 통신 및 디지털 TV에 이르는 전자 및 관련 기술의 놀라운 변화를 가능하게했습니다. 앞으로 어떤 새로운 것들을 가져올 지 예측하기는 어렵습니다.