새로운 칩 기술로 배터리 수명 향상

오늘 두 차례의 칩 제작 발표는 향후 프로세서 생산 방식의 중요한 변화를 예고합니다.

TSMC (Taiwan Semiconductor Manufacturing Corp.)와 ARM은 TSMC가 16nm FinFET 공정에서 차세대 ARM 프로세서를 개발했다고 밝혔다. 둘째, Globalfoundries는 TSV (Through-Silicon Vias)라는 프로세스를 사용하여 3D 칩 스태킹을 시연했다고 밝혔다. TSMC 발표는 파운드리가 FinFET을 작동시키고 ARM의 64 비트 코어가 진행되고 있음을 보여 주며 Globalfoundries 발표는 다이 간의 연결 속도를 높여 성능을 향상시킬 수 있음을 지적합니다.

대부분의 관찰자들은 전통적인 평면형 트랜지스터와는 달리 수직 또는 3D 채널을 사용하여 칩에 더 많은 트랜지스터를 패키징하고 성능과 전력을 계속 스케일링하는 FinFET 프로세스는 트랜지스터 누설을 제어하는 ​​데 중요하다고 생각합니다. 따라서 더 전력 효율적인 프로세서를 만들 것입니다. 휴대 전화와 태블릿에서 에너지를 덜 사용하고 배터리 수명을 늘리기를 바랍니다.

인텔은 Tri-Gate 기술을 사용하여 FinFET 기술을 최초로 양산했으며 현재 22nm Ivy Bridge 칩을 제조하는 데이 기술을 사용합니다. IBM, Globalfoundries 및 Samsung으로 구성된 Common Platform Group은 최근 2014 년 14nm 공정에서 FinFET을 제조하여 2015 년에 대량 생산할 계획이라고 밝혔다.

최근에 Globalfoundries는 듀얼 코어 ARM Cortex-A9 코어를 시뮬레이션했다고 밝혔으며, 삼성은 두 경우 모두 14nm FinFET 기술을 사용하여 ARM Cortex-A7의 테이프 출력을 만들었다 고 밝혔다.

세계 최대의 독립 반도체 제조업체 인 TSMC는 앞서 16nm 공정이라고하는 FinFET을 제조 할 것이라고 밝혔다. (공통 플랫폼 그룹 접근 방식과 마찬가지로이 프로세스에는 프런트 엔드 트랜지스터의 변경이 수반되지만 백엔드 프로세스는 20nm로 유지됩니다.) TSMC는 최신 프로세서를 포함하여 오늘날의 제품에 사용되는 광범위한 프로세서를 제조합니다. Qualcomm, Nvidia, Broadcom 및 기타 여러 회사에서 오늘 발표에 따르면 TSMC와 ARM은 ARM의 Artisan 물리적 IP, TSMC 메모리 매크로 및 다양한 전자 설계 자동화 (EDA) 기술을 사용하여 FinFET 공정을 위해 Cortex-A57을 최적화하기 위해 협력했다. 이 웨이퍼를 만드는 요점은 TSMC 프로세스를 조정하고 FinFET 프로세스가 아키텍처와 상호 작용하는 방식에 대한 피드백을 얻는 것입니다.

Cortex-A57은 ARMv8 아키텍처를 지원하는 ARM의 첫 번째 프로세서 코어이므로 첫 번째 64 비트 코어가됩니다. ARM의 코어는 거의 모든 휴대 전화의 프로세서를 포함하여 매우 광범위한 프로세서에 통합되어 있으며 64 비트로 전환하면 새로운 기능이 제공됩니다. 특히 많은 공급 업체가이 코어를 사용하여 64 비트 서버 칩을 개발하고있는 반면, 다른 공급 업체는 향후 휴대 전화 용 애플리케이션 프로세서에서 저전력 Cortex-A53과 페어링 할 예정입니다. ARM은 A57 및 A53 코어를 사용하는 최초의 프로세서가 28nm에 나타날 것이라고 20nm에서 생산 한 후 FinFET 생산으로 전환 할 것으로 예상했다.

이 첫 번째 16nm FinFET 테이프 아웃에서 ARM은 A57이 64nm 기능과 같은 새로운 기능을 제공하더라도 28nm의 Cortex-A15보다 작으며 약 6mm ² 이라고 밝혔다. 이 테이프 아웃에는 고성능 라이브러리가 포함되어 있으며, 이 라이브러리는 모바일 칩에서 자주 사용되는 것보다 더 큰 셀을 사용하며 아직 프로세스에 최적화되지 않았으므로 코어가 더 작아 질 수 있습니다.

한편 Globalfoundries는 20nm-LPM (모바일 용 저전력) 공정에서 TSV를 사용하는 최초의 모든 기능을 갖춘 SRAM 웨이퍼를 시연했다고 밝혔다. TSV는 칩의 3D 스태킹을 가능하게하여 물리적 공간을 줄일뿐만 아니라 대역폭을 증가시키고 전력을 줄입니다. 효과적으로, 이들은 실리콘 다이의 여러 층 사이에 전도성 물질을 통합하여 수직 적층 칩을 생성합니다. Globalfoundries "via-middle"접근 방식에서, 웨이퍼가 공정의 프런트 엔드 부분을 완료 한 후 라인의 백 엔드를 시작하기 전에 연결 또는 비아가 실리콘에 삽입됩니다. Globalfoundries는 고온이 포함 된 프론트 엔드 프로세스 후 TSV를 제조함으로써 비아에 구리를 사용하여 더 나은 성능을 제공 할 수 있습니다.

각 비아는 실제로 최신 프로세서의 일반적인 기능에 비해 상당히 크며 트랜지스터 생산에 사용되는 나노 미터와 비교하여 미크론 단위로 측정됩니다. 일반적인 응용 프로세서 또는 그래픽 칩에는 이러한 비아가 1000 개 이상 필요할 수 있습니다.

데모는 뉴욕 사라토가 카운티의 Globalfoundries 's Fab 8에서 진행되었습니다.

업계에서 오랫동안 칩 스태킹에 대해 이야기 해 왔기 때문에 다시 한 번 중요합니다. 실제로 엔비디아는 최근 "볼타 (Volta)"라는 2015 년 그래픽 프로세서가 스택 DRAM을 통합하여 성능을 향상시킬 것이라고 밝혔다. 다른 파운드리들도 TSV를 제공 할 것으로 예상됩니다.

TSV의 중요성을 입증하기 위해, 다수의 메모리 제조업체, 로직 칩 제조업체, 시스템 제조업체 및 파운드리는 오늘 여러 물리적 계층의 다이를 사용하는 "하이브리드 메모리 큐브"표준에 대한 합의에 도달했다고 발표했습니다. 메모리의 밀도와 대역폭을 모두 증가시킵니다. 나는 약 18 개월 전에 인텔 개발자 포럼의 Micron 데모에서이 제품을 처음 보았지만 이제는 Hybrid Memory Cube Consortium이라는 그룹으로 성장했으며 Micron, Samsung 및 SK Hynix의 3 가지 주요 DRAM 생산 업체를 모두 포함하고 있습니다.

새로운 사양은 특히 고성능 네트워킹, 테스트 및 관리와 같은 응용 프로그램의 논리 연결을위한 물리 계층 전체의 단거리 및 "초 단거리"연결을 포함합니다. 초기 사양에는 단거리 최대 15Gbps, 초 단거리 최대 10Gbps가 포함됩니다. 이 그룹은 2014 년 1 분기까지이를 28Gbps 및 15Gbps로 업그레이드하는 목표를 설정하고있다. 2014.)

올해 16nm 제품은 보이지 않을 것입니다. 업계는 연말이나 내년 초까지 20nm 제품으로 전환하지 않을 것입니다. TSV가 포함 된 프로세서도 즉시 볼 수 없습니다. 실제로 TSMC 나 Globalfoundries는 이러한 기술에 대한 실제 생산 날짜를 제공하지 않았습니다. 그럼에도 불구하고 이러한 기술과 다른 기술의 다양한 조합은 내년 말 또는 2015 년에 흥미로운 제품을 생산할 것입니다.