비디오: Say "dada" || meme || gacha club (십월 2024)
우리가 실행하는 모든 새로운 가제트와 멋진 응용 프로그램 뒤에는 시스템을 작동시키는 프로세서, 메모리 및 기타 구성 요소가 있습니다. 그리고 무엇보다도 반도체 공정 기술은 복잡한 트랜지스터, 디자인, 도구, 재료 및 가공 단계를 작게하여 4, 000 개의 트랜지스터가 사람의 머리카락 너비에 맞도록 수십억 개의 칩을 조립할 수있을 정도로 작습니다. 손톱보다 크지 않습니다.
지난 주 Semicon West, 프로세서 또는 최종 사용자 장치가 아닌 프로세스 기술에 중점을 둔 연례 전시회를 기반으로, 향후 5 년 동안 전체 산업이 450mm 웨이퍼로 새로운 생산을 옮길 것으로 보입니다..
오늘날 거의 모든 중요한 프로세서와 메모리는 300mm 웨이퍼 (약 12 인치)로 만들어집니다. 그러나 가장 큰 칩 제조업체는 450mm 웨이퍼 기술 (약 18 인치 웨이퍼)로 전환하는 것에 대해 수년간 이야기 해 왔습니다.이 큰 웨이퍼는 칩 수의 두 배 이상을 보유 할 수 있기 때문에 300mm 제조의 두 배보다 훨씬 적은 비용이들 것으로 기대됩니다. 최근까지 많은 장비 공급 업체들이 200mm에서 300mm 로의 마지막 큰 움직임으로 인해 연구 개발에 많은 비용이 들었 기 때문에 발을 끌기 시작했습니다. 그러나 이제는 거의 모든 사람들이 그 아이디어에 착수하고있는 것 같습니다.
이 컨퍼런스에서 올바니에있는 나노 스케일 과학 기술 대학에 본사를 둔 GlobalFoundries, Intel, IBM, Samsung, TSMC 등의 주요 반도체 제조 회사 그룹 인 Global 450 Consortium의 총괄 책임자 인 Paul A. Farrar는 로드맵은 2013 년부터 2015 년까지 14nm에서 450mm 시연을 포함했으며 10nm 이상에서 2015 년부터 2016 년까지 칩 제조업체를 위해 준비된 장비를 갖추고있었습니다.
모든 대기업들은 450mm 툴을 논의하고있었습니다. Nikon은 G450 컨소시엄으로부터 공정 개발에 사용되는 450mm 193nm ArF 침지 스캐너 주문을 받았으며, 이름이없는 "주요 장치 제조업체"로부터도 주문을 받았다고 말했다. ASML은 450mm 극 자외선 리소그래피 (EUV)와 침지 툴을 동시에 출하 할 것이라고 밝혔다. Canon은 최초의 광학 패턴 450mm 웨이퍼라고 말한 것을 보여 주었고, Molecular Imprints는 나노 임프린트 리소그래피를 사용하여 450mm 웨이퍼 패턴을 생성했습니다.
이러한 전환을 주도하고있는 것 중 하나는 더 작은 노드에서 제조 비용이 증가한다는 것입니다. 업계는 수년간 EUV 리소그래피에 대해 이야기했지만 특히 ASML은 개선을 인용하고 있지만 현재 도구로는 제조업체가 요구하는 속도와 양을 허용하지 않기 때문에 아직 생산 준비가되어 있지 않습니다. 전원. ASML은 현재 현장에 11 개의 EUV 시스템을 보유하고 있으며 더 나은 전원을 사용하는 차세대 툴을 계획하고 있지만, 툴이 충분히 빠르지 않고 신뢰할 수 없기 때문에 EUV로 본격적인 제조를하고있는 사람은 아무도 없다고 밝혔다.
대신 제조업체는 현재 193nm 침지 도구를 사용하고 있으며 20nm 이하에서는 웨이퍼의 중요 레이어에서 도구를 두 번 사용하여 필요한 정밀도를 얻습니다. 이 이중 패턴 및 잠재적으로 쿼드 패턴은 웨이퍼 제조에 시간과 비용을 추가합니다.
Global Foundries의 CEO 인 Ajit Manocha가 기조 연설에서 언급 한 바와 같이, 리소그래피 비용은 이미 총 웨이퍼 제조 비용을 지배하기 시작했습니다. 침지 스캐너에서 다중 패턴을 사용하면 상황이 더욱 악화됩니다. "우리는 EUV가 절실히 필요하지만 EUV는 아직 준비가되어 있지 않습니다."
다른 영역에서 Manocha는 회사의 14XM FinFET 공정부터 FD-SOI, 나노 와이어 및 III-V 화합물 반도체 (본질적으로보다 이국적인 재료를 사용하는 칩)와 같은 다른 기술에 이르기까지 모빌리티 시대의 파운드리 혁신의 필요성에 대해 이야기했습니다.). 흥미롭게도 그는 2017 년 7nm에서 III-V FinFET 로의 전환 가능성에 대해 언급했지만 구체적인 약속은 아니었다.
그는 업계가 직면 한 가장 큰 과제는 경제적 인 문제라고 말했다. 180nm 노드에서, 단지 15 개의 마스크 층이 있었다; 20nm / 14nm 노드에는 60 개 이상의 마스크 레이어가 있으며 각 레이어는 더 많은 실패 기회를 제공하며, 이 중 하나는 전체 웨이퍼를 사용할 수 없게 만들 수 있습니다. 그는 "이 모든 것이 실제로 더 해졌다"고 말했다. 10 년 전에는 일반적으로 사용되었던 일부 130nm 칩 설계 비용이 1, 500 만 달러였다.; 20nm에서 1 억 5 천만 달러입니다. 이와 유사하게 공정 설계 비용이 2 억 5 천만 달러에서 13 억 달러로 증가했으며, 이 칩을 제조하는 팹은 현재 45 억 달러에서 67 억 달러로 증가했다.
이를 막기 위해 다른 툴 벤더들은 리소그래피 이외의 기술에 대해 이야기하고있다. 재료 증착 및 제거를위한 새로운 도구. Applied Materials, LAM Research, Tokyo Electron 및 KLA-Tencor를 포함한 회사가 솔루션을 추진하고 있습니다.
SEMI Americas의 회장 인 Karen Savala는 이번 쇼에서 미국 제조의 "르네상스"와 반도체 산업의 역할에 대해 이야기하면서이 산업은 현재 245, 000 개의 직무와 약 100 만 개의 일자리를 차지하고 있다고 말했다. 미국 공급망.
SEMI는 올해 장비 지출이 약간 감소한 후 내년에 21 % 증가 할 것으로 예상하고 있는데, 이는 주로 20nm 제조, 파운드리 제조 공장 증설 및 아일랜드 공장의 인텔 업그레이드로 인해 파운드리 지출이 계속 증가했기 때문입니다.
