비디오: Đời sống Derp - Minecraft Animation (십월 2024)
최근 무어의 법칙이 느려지고 칩 제조업체가 더 작은 치수로 이동하려고 할 때 직면하는 문제에 대해 많은 이야기가있었습니다. 확실히, PC는 예전보다 빠른 속도로 빨라지지 않으며 칩 제조업체가 직면 한 과제는 그 어느 때보 다 높아졌습니다. 여전히 인텔은 10 나노와 7 나노 생산 계획에 대해 이야기 할 때 "무어의 법칙은 살아있다"고 주장하고있다. 무슨 일이 일어나고 있는지 알아 내려고 노력하면서, 나는 다양한 진보 척도를 살펴보고 다른 대답을 얻었습니다.
많은 사람들이 무어의 법칙을 속도와 혼동하지만 실제로는 최소 부품의 복잡성 증가 속도를 측정 한 것으로 트랜지스터 수가 주기적으로 두 배가 될 것이라고 다소 언급하고 있습니다. 1965 년 초에이 두배의 증가는 매년 일어나고 있었지만, 1975 년 무어는 2 년마다 두배 씩 증가 할 것으로 예상했다.
지난달 인텔의 투자자에서, 기술 및 제조 그룹의 부사장 겸 총괄 책임자 인 빌 홀트 (Bill Holt)는 다시 한 번 슬라이드를 통해 영역 당 "정규화 된"트랜지스터의 수가 두 배보다 빠른 속도로 계속 감소하고 있음을 시사합니다. 생산 비용이 예상보다 훨씬 빠르게 증가하고 있음을 나타냅니다. 그 결과 트랜지스터 당 비용이 일정하게 유지되었다고 그는 말했다.
그러나 내가 처음으로 기억할 수있는 것은 칩 내에서 다른 종류의 트랜지스터는 칩에서 다른 양의 면적을 필요로한다고 강조했다. SRAM 메모리 셀은 로직 셀보다 약 3 배 더 밀도가 높다. 그는이 주장을 사용하여 삼성이나 TSMC가 만든 Apple A9 칩에 비해 평균 트랜지스터 밀도에 대한 질문을 피했다.
자세히 살펴보기 위해, 동료 John Morris와 저는 1999 년부터 인텔이 공개 한 통계에 대해 180nm에서 생산 된 Pentium III (Coppermine)에서 작년 Broadwell Core 칩까지 14nm 기술로.
먼저 트랜지스터를 구성하는 게이트 사이의 최소 거리 인 게이트 피치 스케일링을 살펴 보았습니다. 기존 스케일링은 전체 스케일링을 50 % 달성하기 위해 세대당 70 % 감소하고 있음을 나타냅니다. 이 측정에서 스케일링이 계속되는 동안 예상보다 많이 줄어드는 것은 아니라는 것이 분명합니다.
그러나 칩 제조업체가 사용하는 다른 기술은 조금 바뀌고 있습니다. 칩의 가장 조밀하고 가장 기본적인 부분 인 SRAM 메모리 셀을 살펴보면 최근까지는 이것이 프로세스 생성 당 50 %의 감소를 가져 왔지만 미끄러지는 것처럼 보입니다.
최근 인텔은 전체 로직 영역 스케일링을 강조했는데, 이는 칩 주변의 신호를 라우팅하여 외부 세계에 연결하는 금속 인터커넥트의 게이트 피치와 최소 피치의 산물입니다. 논리 트랜지스터가 확장되지만 상호 연결이 더 작아지지 않으면 전체 칩 크기와 비용이 감소하지 않기 때문에 이것은 의미가 있습니다. 예를 들어, TSMC의 16nm FinFET 공정은 20nm 평면 칩과 동일한 백엔드 금속 공정을 사용하므로 수축 방식이 적습니다 (더 빠르지 만 전력 소비는 적음). 로직 영역 스케일링 측면에서, 인텔은 최근 세대의 목표에있는 것으로 보입니다.
트렌드를 보는 방법에는 여러 가지가 있으며, 분명해 보이는 한 가지 방법은 지난 20 년 동안 걸리는 것보다 다음 노드에 도달하는 데 더 오래 걸리는 것입니다. 14nm와 다가오는 10nm 노드의 경우 노드 간 2 년 대신 실제로는 2.5 년에 가깝고 10nm 칩은 2017 년 하반기에 출시 될 예정입니다.
인텔은 새로운 세대의 칩 기술 사이의 시간이 항상 약간 유연 해 졌기 때문에 장기적으로 (첫 번째 마이크로 프로세서 인 4004로 거슬러 올라간다) 지적합니다.
인텔은이 슬라이드 (Intel Fellow Mark Bohr가 여러 번 보여준)를 사용하여 1971 년 10 마이크론 프로세스에서 2, 300 개의 트랜지스터를 사용한 최초의 마이크로 프로세서에서 오늘날의 14nm 프로세스까지 무어의 법칙을 나타냅니다. 인텔은이 차트를 보면 평균 케이던스가 2.3 년마다 새로운 노드라고 밝혔다. 이러한 관점에서, 14nm 및 10nm의 2.5 년 속도가 그다지 중요하지는 않습니다. 나는 그것을보고 첫 번째 22nm 아이비 브릿지 제품이 등장하기 시작한 1995 년부터 2012 년 무어의 법칙의 속도 향상을 봅니다. 이제 케이던스는 다시 한 번 느려지고있는 것 같습니다.
(인텔은 경쟁 문제를 언급하면서 14nm 세대에서 다이 크기와 트랜지스터 정보 제공을 중단 했으므로 쿼드 코어에 대한 최신 숫자는 177mm 2 다이에 14 억 개의 트랜지스터가있는 22nm Haswell에서 나왔습니다.)
무어의 법칙이 느려지고 있습니까? 그것은 당신이 그것을 보는 방법에 달려 있습니다. 일부 측정에서는 페이스가 느려진 것으로 보이며 칩 세대가 직면 한 과제가 각 세대마다 더욱 어려워지고 있음이 분명합니다. 현재 인텔, 글로벌 파운드리, 삼성 및 TSMC 등 4 개 회사 만이 14 나 16nm 공정을 보유하고 있다고 주장합니다. 이러한 새로운 프로세스 중 하나에서 새로운 칩을 만드는 것은 그 어느 때보 다 비쌉니다. 그러나 2017 년 무렵 10nm 칩이 나오고 7nm, 5nm 및 3nm 칩이 뒤따를 것으로 예상 할만한 충분한 이유와 충분한 인센티브가 있습니다.
